您还没有登录,请您登录后再发表评论
verilog实现的2线-4线译码器转3线-8线译码器
74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器
本电路用四片74LS138和一片74LS139实现了5-32线译码器的功能, 并以同步三十二进制加法计数器的5个输出作为5位译码输入, 验证了设计的5-32译码器的功能.
74259TTL八位可寻址锁存器3-8线译码器
3线-8线译码器.ms12
练习用VHDL设计逻辑，并设计一个3-8译码器，对其进行时序仿真
2线-4线译码器中的竞争-冒险现象实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
本文主要讲了3-8译码器实验，下面一起来学习一下
当时想了好久才知道5-32译码器是如何连接的，共享一下吧
由两个74ls138组成的4-16译码器
3-8线译码器实现全加器-Multisim
用两片74138 3-8线译码器实现4-16线译码器样例
4-16译码器VHDL语言设计， library ieee; use ieee.std_logic_1164.all; entity cjg4_16 is port(DATA:in std_logic_vector(3 downto 0); EN :in std_logic; Y:out std_logic_vector(15 downto 0)); end entity ...
一个简单的vhdl8-3译码器程序代码，protues 9.0运行环境。
eda入门级设计，本实例是3-8译码器verilog 代码，可综合！
T4138是一个3线-8线译码器，它是一种通用译码器，其逻辑符号如图2-5所示，表2-2是其功能表。其中，A2、A1、A0是地址输入端，Y0、Y1、…、Y7是译码输出端，S1、S2、S3是使能端。译码器的每一路输出，实际上是地址码的...
用二极管与门阵列组成的3线8线译码器-Multisim9设计数字电路仿真例程源文件.rar
3/8译码器，译码器是将输入的具有特定含义的二进制代码翻译成输出信号的不同组合，实现电路控制功能的逻辑电路
vhdl语言描述的，4线-16线译码器的完整程序
用二极管与门阵列组成的3线8线译码器multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
相关推荐
verilog实现的2线-4线译码器转3线-8线译码器
74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器74138TTL3-8线译码器复工器
本电路用四片74LS138和一片74LS139实现了5-32线译码器的功能, 并以同步三十二进制加法计数器的5个输出作为5位译码输入, 验证了设计的5-32译码器的功能.
74259TTL八位可寻址锁存器3-8线译码器
3线-8线译码器.ms12
练习用VHDL设计逻辑，并设计一个3-8译码器，对其进行时序仿真
2线-4线译码器中的竞争-冒险现象实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
本文主要讲了3-8译码器实验，下面一起来学习一下
当时想了好久才知道5-32译码器是如何连接的，共享一下吧
由两个74ls138组成的4-16译码器
3-8线译码器实现全加器-Multisim
用两片74138 3-8线译码器实现4-16线译码器样例
4-16译码器VHDL语言设计， library ieee; use ieee.std_logic_1164.all; entity cjg4_16 is port(DATA:in std_logic_vector(3 downto 0); EN :in std_logic; Y:out std_logic_vector(15 downto 0)); end entity ...
一个简单的vhdl8-3译码器程序代码，protues 9.0运行环境。
eda入门级设计，本实例是3-8译码器verilog 代码，可综合！
T4138是一个3线-8线译码器，它是一种通用译码器，其逻辑符号如图2-5所示，表2-2是其功能表。其中，A2、A1、A0是地址输入端，Y0、Y1、…、Y7是译码输出端，S1、S2、S3是使能端。译码器的每一路输出，实际上是地址码的...
用二极管与门阵列组成的3线8线译码器-Multisim9设计数字电路仿真例程源文件.rar
3/8译码器，译码器是将输入的具有特定含义的二进制代码翻译成输出信号的不同组合，实现电路控制功能的逻辑电路
vhdl语言描述的，4线-16线译码器的完整程序
用二极管与门阵列组成的3线8线译码器multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。